英特尔(Intel)已经为数据中心和超级计算机打造了一款拥有逾1000亿个晶体管的设备，使用的是自己的英特尔(Intel) 7处理器和台积电(TSMC) n55 5nm芯片。
“庞特维奇奥是我们最强大的数据中心GPU架构，拥有英特尔有史以来最高的计算密度。回顾过去一年，技术是我们所有人沟通、工作、游戏和应对疫情的核心。巨大的计算能力被证明是至关重要的。展望未来，我们面临着对计算的巨大需求——到2025年可能需要1000倍。这1000倍的增长是摩尔定律的5次方，”加速计算系统和图形集团的高级副总裁兼总经理Raja Koduri说。
他说:“这是英特尔有史以来构建的最复杂的SoC，也是IDM 2.0战略实现的一个很好的例子。”“有了这个产品，我们的登月计划开始了，这个1000亿晶体管设备提供了行业领先的FLOPs和计算密度，以加速人工智能、高性能计算和高级分析工作负载。”
有一个关于摩尔定律晶体管密度的讨论，基于英特尔的路线图，在半导体工业有多久了?
相关文章
Ponte Vecchio利用了几种先进的半导体工艺，通过使用EMIB技术和fooveros 3D封装以及台积电的5nm工艺。嵌入式多模互连桥(EMIB)使用一个非常小的桥模，带有多个路由层，嵌入到我们的基板制造过程中。所有这些都在系统封装中创造了1000亿个晶体管，而不是一个单片芯片。
维奇奥桥由几个复杂的设计组成，这些设计是建立在独立的瓷砖上，然后通过EMIB瓷砖组装，使瓷砖之间的低功耗、高速连接。这些是放在一起的fooveros封装，创造了有源硅的3D堆叠的功率和互连密度。高速MDFI互连允许从一个堆栈扩展到两个堆栈。
Compute Tile是一个密集的Xe内核包，是维奇奥桥的核心。一个tile有8个Xe内核，总共有4MB的L1缓存，用于高效计算。该瓷砖具有非常紧凑的36微米凹凸节距，用于与fooveros进行3D堆叠，并采用TSMC N5纳米工艺制造。
基瓦是维琪奥桥的连接元素。这是一个基于Intel 7 (10nm)的大型模具，针对fooveros技术进行了优化。它集成了所有复杂的I/O和高带宽组件，以及用于PCIe Gen5的SoC基础设施，HBM2e内存，连接瓷砖到瓷砖和EMIB桥的MDFI链路。
Link Tile提供gpu之间的连接，每个Tile支持8条链路，这对于HPC和AI的扩展至关重要。他们的目标是90G SerDes，以实现极光百亿亿次超级计算机的扩展解决方案
初始A0工程硅的测试显示，AI的FP32性能为45 TFLOPS，内存结构带宽为5 TBps，连接带宽大于2 TBps。
这将使用英特尔的oneAPI开放的、基于标准的、cross-architecture和跨厂商统一软件栈,也用于Xe高压天然气和炼金术士离散gpu将在2022年第一季度市场高端游戏根据弧公布的新品牌。Ponte Vecchio芯片还没有在Arc品牌下，但已在验证中，并已开始向客户提供有限的样品。庞特维奇奥将于2022年面向高性能计算和人工智能市场发布。
其他文章在eeNews欧洲
