来自Cadence Design Systems的设计工具已获得三星代工厂的3nm栅全能(GAA)工艺认证。
3nm的设计流程和工艺适用于汽车、移动、数据中心和人工智能(AI)等领域。
该认证意味着Cadence和Samsung Foundry的共同客户可以立即使用电路设计、布局、签字和验证工具，并可以开始他们的3nm IC设计。
定制和模拟混合信号（AMS）流量包括Virtuoso Ade Suite，Virtuoso示意图编辑器，Virtuoso布局套件，Virtuoso布局套件电气意识设计（EAD），镜像X模拟器，电压 - Fi定制电源完整性解决方案，Quantus提取解决方案，Litho物理分析仪（LPA），LDE电气分析仪（LEA），Innovus实现系统和Pegasus验证系统。
三星电子负责铸造设计技术团队的副总裁Sangyun Kim在Cadence发布的一份声明中表示:“我们已经验证了Cadence AMS工具以及整个流程，它满足了我们使用3nm GAA工艺技术进行设计的要求。他补充说，设计流程是立即可用的。
2019年底，三星在韩国华城的“V1”极紫外光刻生产线上开始批量生产7纳米FinFET设计。这个7LPP流程有一个后继的5LPE，它被定义为IP可重用性、产生学习杠杆，并且易于从7LPP迁移。
三星已经开始使用5nm制程制造芯片，并否认在成活率方面存在任何问题。三星Foundry在7月发表声明称:“三星已经在2020年第二季度开始量产5nm EUV工艺，并计划在2020年2月扩大产量，以扩大客户基础。5nm工艺的成品率正在按计划提高。”
三星铸造厂在声明中补充说，第一代和第二代4nm工艺的工作正在进行中。
3nm制程标志着制程架构的重大改变，晶体管制造的纳米片风格的使用可以放置栅极
