核查的未来趋势
窗口。dataLayer = window。数据层|| [];
函数gtag () {dataLayer.push(论点);}
gtag(' js '， new Date());gtag(“配置”、“ua - 160857065 - 1”);
随着系统变得越来越复杂，核查行业正面临着一些关键的挑战。本月在欧洲的DVcon会议上取得成功后，两位领先的验证工程师研究了该行业的趋势，从Python作为验证和设计语言的出现，到使用仪器和数字双胞胎来验证复杂系统。
恩智NXP系统设计和验证方法技术总监Martin Barnasconi表示:“随着半导体行业转向更复杂的设备，我们已经更好地掌握了设计和验证周期。”他是Accellera的技术委员会主席和所有国际DVCon展会的全球协调员。
“是的，在物理现象上有一个挑战，因为finfet不像以前的晶体管那么理想，所以有更多的模拟效应弹出来进行验证。但在更大的规模上，我们已经掌握了这一点，社区也在不断学习。”
他说，在一定程度上，UVM标准的最新版本已经使验证行业成熟了，但仍有重要的经验教训在向前发展。其中一些在大会的主题会议中得到了强调。
他说:“在20世纪90年代，我们面临着多种语言涌现的混乱局面，但该行业已经学习并整合了所有这些知识，形成了一种真正的验证方法，因此该行业在过去十年中已经成熟，形成了UVM——这是一个巨大的进步。”“然而，单一的语言和工具并不能解决验证问题，你需要在块级别而不是系统级别更改工作流、库和IEEE标准来进行功能验证。UVM的第一个版本是2017年发布的，2020版本是一个月前发布的，所以仍在改进中，”他说。
接下来:行业分化
“通过标准化，我们向前迈进了一大步。我们通常看到的是，设计出来的bug更少，”Alex Rath说，他是英飞凌概念、数字设计和验证总监，也是DVCon欧洲技术项目主席。“更有争议的部分是，如果你看看业界仍然在这个问题上投入的计算和人力资源，这仍然是巨大的，这是一种成本。”
行业细分
当然，该标准正在扩展，以满足验证工程师的需求，这导致了更多的碎片化。
巴纳斯科尼说:“我们看到的是一个强大的UVM基线，但我们看到的论文是在UVM基础上的扩展，使用不同的语言。随着这一探索，我们又开始出现分歧，因为人们正在转向各种非标准的东西。”“这是一个非常有趣的趋势，有助于探索验证框架中缺失的元素，如混合信号、软件、功能安全和安全性测试。在过去的几年里，工程师团队一直在试图寻找扩展UVM或掌握新需求的正式方法的方法。他们需要的比目前标准或工具所提供的更多，所以它将更加碎片化。5年或10年后，我预计这些想法将被整合到下一个标准的大修订中。”
在硬件之上进行软件验证的需求是一个日益关键的问题，这推动了数字双胞胎的使用。这些是软件仿真模型，有时达到了一个完整系统的级别，可以用于验证，而不是验证。
Barnasconi说:“这是UVM面向硬件的方法和用单元测试完成软件验证之间存在摩擦的另一个角度，所以我们需要从以硬件为中心的方法转向协同验证。”“我们已经讨论这个问题10年了。有没有一种共同的工作方式?不是真的。”
数字的双胞胎
拉斯表示:“数字双胞胎越来越多，但仍有一个悬而未决的问题。”“它是验证工具、系统验证工具还是虚拟原型工具?这个问题我还没有回答。为了构建一个有效的数字双胞胎，你需要大量高层次的抽象，这可能会掩盖你想要发现的漏洞。”
系统级验证是使用SystemC语言的Accellera联盟的一个关键领域。
Barnasconi说:“数字双胞胎的过程是将生命周期的不同阶段结合起来，但同样重要的是数字趋势，所有步骤之间的连接，连接到验证环境。”“该行业还没有达到系统层面的验证。如果你想用一个数字双胞胎做一个真正的自顶向下的设计流程，拥有双胞胎是一回事，但你需要在环境中验证它是否有效，所以我的验证环境要复杂好几个数量级。
他说:“将现有的核查模型转移到系统层面将是一个真正的挑战，我认为我们在这方面面临巨大的挑战。”
验证目前仍然非常局限于明确的、固定的用例和用于验证的明确标准。向数字化胜利的转变，尤其是在自动驾驶汽车等领域，是一个真正的挑战
“对于自动驾驶汽车，没有标准或结构，所以你如何应对不确定性和混乱，”他说。“我如何将需求转换成用例?”尽管我们在开发语言等方面有良好的记录，但我们准备好应对这些挑战了吗?无论是芯片还是汽车，我们仍有很长的路要走。”
“这是一个验证工具还是别的什么，”拉斯说。“更多的抽象是在验证，而不是验证软件或硬件。所以这是一个有趣的问题，它最终会在哪里结束。”
接下来:用于验证的仪器
仪表
会议上强调的另一种方法是使用仪器。在复杂的芯片中添加硬件以监视开发和测试期间的性能，可以显著减少验证时间。它还可以在系统的整个生命周期中用于预测性维护。这也是最近Mentor收购UltraSoc和昨天Synopsys收购Moortec的原因。
“我们需要更好地利用不同的技术，”Barnasconi说。“是的，我们可以进行很多虚拟化和模拟，但你需要证据证明它在现实生活中工作，并以无缝流连接到FPGA原型世界。标准是为硬件世界准备模拟环境的关键。”
Rath说:“已经有早期的UVM测试平台标准可以在模拟器上使用，虽然这已经做了几十年了，但api通常不是公开的。”
“你可以看到，测试和校准硬件程序的概念现在更多的是软件，这是一个有趣的趋势。如果你想为仪表增加硬件，这是有成本的。仪器仪表可以用作一种验证技术，问题是你是否想要——你是否想要尽可能多地使用预硅。”
“接下来就是概念工程师有多聪明的问题了。例如，我能否在任务模式中重用仪器-这可能是一个越来越多的趋势，芯片上的adc由芯片上的处理器测试，这将会越来越多特别是考虑到测试时间是昂贵的。
革命性的改变
这种更高层次的验证和验证将对设计周期产生巨大的影响。
Barnasconi说:“在功能安全方面，对芯片架构的定义有具体的要求，对每个功能、测试和安全的责任人有明确的定义，所以我们需要提前做更多的思考，这需要应对验证和验证。”“作为一个行业，我们创造了硅，这很好，但架构是否针对这类东西进行了优化?
“功能安全以及如何开发和架构已经有了很多思考，挑战是，随着模拟转向数字，以及数字进入软件，我们需要将其纳入功能安全的等式中。它是否仍然足够健壮，我们是否观察了所有预期和意外的情况，我们如何将‘任何情况都转化为测试向量’?”
“有时你需要回到绘图板上，询问它是否适合进行验证和验证。产品的进化是不够的，它需要一个更革命性的设计风格，”他说。
接下来:用于验证的多种语言
多语言
鼓励只使用一种语言进行验证，这对于硬件、软件和系统验证的结合也是行不通的，尽管这对工程师和工具开发人员有好处。
“我们还看到了对多语言框架的需求，”Barnasconi说。“许多团队正在使用System Verilog、VHDL和SystemC，它们都是由硬件世界驱动的，所以我们正在处理一个多语言环境，而软件世界正在使用其他语言，所以我们面临着一个有趣的挑战。”
“我不认为我们需要整合成一种单一的语言，但我们需要想出一种方法，让这些方法可以相互交流，这就是接口和沟通的问题，加速器有一个工作小组负责这方面的工作。我们需要这里是验证空间。我们有更好的系统级语言，这些语言需要进行集成，并对接口应该如何实现有明确的定义。好消息是，许多标准已经定义了交易级别，回到数字双胞胎，这些都已经定义了，所以我们正在放大不同实体之间如何交流，我们需要与这些交流。”
“我看到用户在使用Python和供应商的支持，所以从这个意义上说，我们正在进入一个新时代——这是一种被认可的语言，我们需要吸收它——它是一种有价值的资产，我们需要找到正确的机制，而不仅仅是一个绑定层。你需要弄清楚Python组件如何与SystemC组件一起工作，”他说。
“Python可能是学术界的通用语言，所以所有的新生都说Python，”拉斯说。“大学毕业后谁还会说VHDL ?人工智能的所有东西通常都是用Python构建的，所以那些加入半导体行业或EDA行业的人自然会用Python构建东西，所以我们将更多地将其视为设计工具的接口。”
他们说，所有这些问题都需要该行业不同部门之间更多的联系。
Barnasconi表示:“在DVcon，我们的目标是为工程师提供一个平台，而不仅仅是验证，我们希望有更多的系统设计和软件来解决这类问题。”“验证需要连接到软件流程、硬件原型，所以我们需要将其纳入设计生态系统。将社区和行业联系起来需要时间，其中一个高层目标是让验证和设计社区进行互动。”
相关文章
欧洲eeNews的其他文章
