chiplet标准组的提升
Verisilicon和Astera Labs已加入了通用的Chiplet Interonnect Express（UCIE）行业财团，从而提高了对开放标准的支持，以将硅Die连接到包装中。
Verisilicon是中国领先的IP供应商，也是中国大陆加入该组织的首批企业之一。The first generation UCIe 1.0 open specification defines the interconnect between chiplets within a package, and Verisilicon will use it for IP for chips for tablets and laptops, autonomous driving and data centres. The company will also be working on the development of the next generation of UCIe technology and says it plans to have the first commercial chiplet IP available.
相关文章
同时，美国连接启动Astera Labs也加入了财团。该公司正在开发UCIE使用的CXL和PCI Express标准的技术。
该财团由高级半导体工程（ASE），AMD，ARM，Google Cloud，Intel，Meta，Microsoft，Microsoft，Qualcomm，Samsung和Foundry TSMC创立。
英特尔高级研究员Debendra Das Sharma博士说：“ UCIE是多年来实施包装互连的学习的结晶，并且时间适合行业标准化。”“我们很高兴Astera Labs加入了财团，并致力于开发UCIE Retimers和UCIE内存加速器等产品。”
根据最新的IPNEST统计数据，Verisilicon在中国大陆排名第一，在半导体IP供应商中排名第七。它有六类内部处理器IPS，包括图形处理器单元（GPU）IP，神经网络处理器（NPU）IP，视频处理器单元（VPU）IP，数字信号处理器（DSP）IP，Image Signal Processor（ISP）IP和显示处理器IP以及领先的芯片设计功能。
+更多的
