Imec制造了2nm, 1nm的工作叉片晶体管
窗口。dataLayer =窗口。dataLayer | | [];
函数gtag () {dataLayer.push(论点);}
gtag (js,新的日期());gtag(“配置”、“ua - 160857065 - 1”);
比利时imec研究实验室已经展示了晶体管结构的工作版本，可以用于2nm和1nm芯片的设计
叉片器件具有短通道控制(SSSAT=66-68mV/dec)，可与栅极全方位(GAA)纳米片器件相媲美，栅极长度为22nm。双工作功能金属栅集成在n-和pfet之间的17nm间距，突出了叉片器件在高级CMOS面积缩放方面的关键优势。
与纳米片器件不同，叉片器件由三栅叉状结构控制，在栅图形成之前，在p-和nMOS器件之间有一个介电壁。这堵墙物理上将p栅沟槽与n栅沟槽隔离开来，与FinFET或纳米片器件相比，可以实现更紧密的n- p间距。
2019年的模拟显示，与GAA器件相比，这种方法具有更好的面积和性能，可缩放到2nm和1nm，这是由于更小的栅极漏极重叠导致米勒电容降低的结果。
这不仅仅是一个基于研发实验室的开发，因为叉片器件通过使用300mm工艺流程成功集成，栅极长度降至22nm。n-和pfet都有两个堆叠的Si通道，被发现是完全功能的。在本周的VLSI 2021年研讨会上，为了进行直接比较，在同一晶圆上协同集成的垂直堆叠纳米片器件的短通道控制可与66至68mV相媲美。
相关文章
对于forksheet器件，双工作功能金属栅采用替代金属栅流集成在紧密的n-p空间中，达到17nm(在最先进的FinFET技术中约为35%的间距)，突出了forksheet架构的关键优势之一。
imec CMOS器件技术总监Naoto Horiguchi表示:“从2022年开始，由于FinFET无法在缩放尺寸上提供足够的性能，预计今天的前沿FinFET晶体管将逐渐让位于垂直堆叠的纳米片晶体管。”
“然而，工艺限制将限制纳米片的n和p器件能够结合在一起的距离，这对进一步降低电池高度提出了挑战。新的叉片器件架构——这是GAA纳米片器件的自然进化——有望推动这一极限，允许轨道高度从5吨增加到4.3吨，同时仍提供性能增益。另外，与叉板设计，可用的空间可以用来增加板的宽度，从而进一步增强驱动电流。我们的电气性能测试结果证实，forksheet是最有前途的设备架构，可以将逻辑和SRAM扩展到2nm以上，以一种非破坏性的方式利用纳米片集成。”
半导体产业的领先地位将在今年晚些时候向3nm方向转移，初期生产将在2022年实现量产。这使得2023年对2nm工艺技术的需求将在2024年底或2025年初实现风险生产和量产。
Horiguchi表示:“在叉式电路之后，我们预计互补fet (CFETs)将进入逻辑扩展的路线图。”“这些转变将允许我们逐步推动4T以下标准电池的轨道高度扩展，同时仍提供功率性能优势。除了CFETs, 2D单层晶体材料，如二硫化钨(WS)2)有望替代CMOS通道中的Si，为进一步扩大栅极长度提供了机会。”
其他相关文章
eeNews Europe的其他文章
- RISC-V FPGA SoM模块开始生产
- 报告称，英特尔出价20亿美元收购RISC-V先锋SiFive
- 为Nexperia在汉堡和曼彻斯特的工厂增资7亿美元
- SiBrain模块采用微控制器
- 2021年十大芯片市场将迎来繁荣
