Xilinx将ML增量编译功能添加到FPGA设计工具中
Xilinx在其最新版本的FPGA设计软件中增加了增量编译和嵌套编译以及机器学习算法。
Vivado ML设计工具中的增量编译允许在不同时间独立编译FGPA织物的部分。这使得IP块(例如来自合作伙伴或客户的IP块)可以完全独立地添加到更复杂的设计中。像电路板制造商Abaco这样的客户已经在使用这个工具，而测试系统开发商Keysight也在使用它来允许不同的内部团队完全独立地开发独立的模块。
该工具既使用了人工智能，也瞄准了从事人工智能设计的开发人员，这些设计将在数据中心的fpga或边缘计算中实现。
“这是下一代Vivado，”Xilinx营销、软件和人工智能总监尼克•倪(Nick Ni)表示。“人工智能需要更高数量级的计算性能，因此需要数十亿个晶体管的设计。”
他说:“EDA主要是启发式算法设计者，对于他们来说，采用ML算法存在人才缺口，所以这是关于如何将ML算法应用于EDA任务。”“Xilinx已经进行了一段时间的研究，并找到了将其产品化的方法。设计迭代方面是我们非常兴奋的事情，因为ML的智能可以帮助我们在早期选择正确的策略，所以它有很大的前景。”
该工具将设计从头到尾分解为更小的可重用部分。Ni说，然后将它们分别编译，将最终设计的编译时间加快5倍，并提高了结果的质量(QoR)。
“我们正在部署大量的ML技术，以及智能定时关闭工具，”他说。当芯片变得更大的时间关闭是更具挑战性的，但这是一个单一的按钮。它自动应用机器学习算法进行拥塞估计和延迟估计，以根据过去的经验优化设计。这将在4或5次迭代后接近定时关闭，然后对“最后一英里”关闭应用策略预测，并尝试60多个设计中的顶级策略，以找到合适的方法来达到目标频率。
接下来是机器学习策略
Vivado ML工具使用了许多不同的机器学习方法，从传统的神经网络的拥塞估计到策略预测。
“大多数训练数据来自我们的设计，因为我们已经运行了大量的回归测试，有时我们使用客户的设计许可，以确保工具做他们想要的。许多设计的尺寸只有我们最大设备的一半，”倪说。
“对于部署，我们有一种称为动态功能交换(DFX)的方法，可以在不关闭系统的情况下更改块。这使用了具有安全切换特性的可重构模块(RM)。一些客户不得不将FGPA的某些区域进行进一步的定制，这就隐藏了除了RM之外的所有内容。例如，将FPGA作为服务，这就为开发人员留下了一个大RM。对于其他的用例，例如基因组学，它相当平均地用不同的均方根来快速地重载不同的算法。RM越小，编译的好处就越大，我们看到平均5倍的编译速度，”他说。
他说:“这是我们以前拥有的一个功能，但我们已经通过一个名为抽象Shell的新功能增强了它，该功能允许RM真正独立地编译。”“我们还将抽象的外壳扩展到后端和前端。块设计容器将其作为IP图形流中的一个模块，这些模块可以直接通过系统级联。”
在整个设计中，这种可替换、可编译块的想法正在嵌套的DFX中进一步探索，在嵌套的DFX中，一个DFX块在另一个DFX中编译。他表示:“这是我们已经部署的一项功能，但仍在开发中。”
Xilinx相关文章
eeNews Europe的其他文章
