电子设计自动化(EDA)公司Cadence design Systems宣布了一种基于机器学习(ML)的新工具，可以自动化和缩放数字芯片设计。
的节奏大脑智能芯片浏览器是为了使用户能够高效地实现高要求的芯片设计目标。该公司表示，Cerebrus和公司的RTL-to-signoff流程的结合，为先进的芯片设计人员、CAD团队和IP开发人员提供了能力，与手工方法相比，可以将工程生产率提高10倍，同时实现高达20%的更好的功率、性能和面积(PPA)。
Cadence Digital & Signoff集团高级副总裁兼总经理邓金志博士说:“以前，设计团队没有一种自动化的方法来重用历史设计知识，导致在每个新项目上花费额外的时间手动重新学习，从而损失了利润。”“Cerebrus的交付标志着以ml驱动的数字芯片设计的EDA行业革命，工程团队有更大的机会在他们的组织中提供更高的影响，因为他们可以摆脱手工流程。随着行业不断向先进节点发展，设计规模和复杂性不断增加，Cerebrus可以让设计师更有效地实现PPA目标。”
该新工具支持云计算，利用领先云提供商的高度可伸缩计算资源，快速满足广泛市场的设计需求，包括消费者、超大规模计算、5G通信、汽车和移动。大脑提供以下好处:
- 强化ML:快速找到人类工程师可能不会自然尝试或探索的流程解决方案，提高PPA和生产率。
- 毫升模型重用:允许设计学习自动应用于未来的设计，减少时间以更好的结果。
- 提高生产力:让一个工程师同时优化多个区块的完整RTL-to-GDS流程，让整个设计团队更加高效。
- 大规模分布式计算:提供可扩展的本地或基于云的设计探索，以更快的流程优化。
- 易于使用的界面:强大的用户座舱允许交互式结果分析和运行管理，以获得有价值的设计指标的见解。
Cerebrus是该公司更广泛的数字全流程的一部分，确实如此
