3nm物理IP胶带为ARMv9设计
window.datalayer = window.datalayer ||[];
函数gtag（）{datalayer.push（参数）;}
gtag(‘js’, new Date()); gtag(‘config’, ‘UA-160857065-1’);
TSCM的N3 3NM节点在今年年底进入了2022年批量生产的“风险生产”。这可能是使用FinFET晶体管的最后一个过程，因为该行业期待2nm设计。
“我们对与TSMC的高级进程的Pop IP进行了与Pop IP的ARM核心的合作感到满意，”TSMC设计基础设施管理部门的副总裁Suk Lee表示。“这有助于我们的共同客户实现硅创新，从我们的3NM技术的显着力量和性能推动，并迅速推出其新产品创新到市场。”
相关文章
预计ARMv9 SoC将拥有多个CPU核心，具有复杂的互连和电源管理策略，实施诸如Amba Chi等标准。这种复杂性固有地伴随着在3nm技术中最佳实现中所需的挑战。
The aim is to optimize the critical paths for physical IP, says Kiran Burli, senior director of marketing for the Physical Design Group at ARM. Custom recipes and tight collaboration with electronic design automation (EDA) vendors improves the timing correlation between placement and final routing.
最终，使用强大的电网击中目标性能，管理电源和电迁移之间存在权衡。逻辑和电网优化对于最小的电压下垂，定时和路由拥塞至关重要。
The ARM physical IP is designed for high and low voltage tolerance, logic libraries with high-drive cells, technology files supporting aggressive via pillars or ladders, as well as high sigma timing sign-off using LVF – all of which are included in POP IP implementations for Armv9 Cortex and Neoverse cores, says Burli.
该公司一直与Synopsys，Cadence Design Systems和Siemens EDA合作，以符合TSMC 3NM过程的设计工具。
3NM ARMv9 POP IP和底层ARCISAN物理知识产权在迭代过程中与ARM处理器开发团队密切合作开发，识别最佳性能和能源效率。法国芯片设计师SIPeARL基于新主处理器设计使用其超级计算机芯片的物理IP。
相关的3nm文章
关于Eenews欧洲的其他文章
