集成电路供应商GUC支持来自代工台积电的领先的3nm N3技术，其电压降低了0.75V。
台湾ASIC公司GUC与EDA供应商合作，建立了台积电n33 3nm CMOS工艺从RTL到GDSII的设计流程。Synopsys、Cadence设计系统公司和西门子EDA公司正在使用设计工具支持N3过程。
GUC还完成了N3的关键设计元素。其中包括一台带有1.43亿个0.75V标准电池的计算引擎(CE)，以及用于XOR、XNOR和低功耗设计的定制低功耗电池。芯片性能监视器(CPM)帮助项目硅相关性和调试从5纳米移动的设计。
相关文章
- 为ARMv9设计的3nm物理IP磁带
- Synopsys将Moortec PVT传感器端口到3nm
- 苹果和英特尔将从台积电获得第一批3nm芯片
- AI工具缩短了3nm芯片设计时间
- 用于TSMC 5nm制程的3D模对模IP
该公司目前正在为客户开发N3测试芯片，并致力于将其IP端口，包括5月份宣布的5nm GUC-Link 3D芯片连接到3nm(上图)。
GUC是业内最大的ASIC设计公司，2021年1月至7月的净销售额为78.37亿新台币(合2.82亿美元)。与2019冠状病毒病大流行初期的2020年同期相比，这一数字上升了11.4%。拥有自主芯片设计的大客户，尤其是苹果(Apple)和英特尔(Intel)，目前主导着台积电的3nm产能。
其他相关文章
- 为什么芯片短缺越来越严重?
- EDA流程将ASIC建模时间从几个月缩短到几天
- 欧洲联盟2nm处理器和边缘计算
- IBM展示了首个基于2nm工艺制造的芯片
- 台积电2nm晶圆厂计划启动
- 高威将在2纳米英特尔超级晶片厂
在enews欧洲的其他文章
图片:
GUC的3nm IP开发
