西门子EDA在领先的工艺节点和与台积电(TSMC)的3D硅堆上实现了云化芯片设计的关键里程碑
西门子EDA工具已获得台积电N3和N4工艺认证，包括Calibre nm平台，用于物理验证和IC签名，以及模拟FastSPICE平台，该平台为纳米模拟、射频(RF)、混合信号、内存和定制数字电路提供前沿电路验证。
一家领先的设计公司在云计算环境中使用了Calibre工具，遵循了将EDA工具迁移到云的行业趋势，以提供更大的伸缩性。
西门子和台积电也一直密切合作，为最先进的工艺流程提供Aprisa就地布线工具的高级工艺认证。Calibre正被台湾领先的设计公司GUC用于3nm设计。
西门子数字工业软件IC-EDA执行副总裁Joe Sawicki说:“台积电继续开发创新的硅工艺，使我们的共同客户能够将许多世界上最先进的集成电路推向市场。“西门子很荣幸能够与台积电合作，继续提供与众不同的技术，使我们的共同客户能够更快地将IC创新推向市场。”
西门子EDA也完成了台积电3DFabric设计流程的设计要求。作为认证过程的一部分，西门子增强了Xpedition Package Designer (xPD)工具，以支持集成的扇出晶圆级封装(InFO)设计规则处理，具有自动避免和校正功能。Calibre 3DSTACK, DRC和LVS进一步启用和认证最新的TSMC 3DFabric技术，包括InFO, CoWoS和TSMC- soic。
这意味着更短的设计和终止周期，与人工干预相关的错误更少。
西门子还利用Tessent软件为台积电的3D硅堆架构建立了可测试性设计(DFT)流程。这提供了基于分层DFT、SSN(流媒体扫描网络)、增强TAPs(测试
