Microchip Technology的PolarFire FPGA系列具有HLS设计工作流，允许c++算法直接转换为FPGA优化的寄存器转移级别(RTL)代码。
绝大多数边缘计算、计算机视觉和工业控制算法是由很少或根本不了解底层FPGA硬件的开发人员用c++开发的。SmartHLS工具流基于开源Eclipse集成开发环境，并使用c++代码生成一个HDL IP组件，该组件可以集成到Microchip的Libero SmartDesign项目中。这使得工程师能够在比传统FPGA RTL工具更高的抽象级别上描述硬件行为。
相关文章
Microchip公司FPGA业务部门副总裁Bruce Weyer表示:“SmartHLS增强了我们的Libero SoC设计工具套件，并使我们获奖的中端PolarFire和PolarFire SoC平台的巨大优势，使各种算法开发人员社区无需成为FPGA硬件专家就可以访问这些平台。”“与我们的VectorBlox神经网络软件开发工具包一起，这些工具将大大提高设计师的生产力，使用基于C/ c++的算法，为嵌入式视觉、机器学习、电机控制和工业自动化等应用程序创建基于fpga的硬件加速器。”
SmartHLS工具还包括多线程应用程序编程接口(API)，可并发执行硬件指令，并简化了FPGA设计中复杂硬件并行性的表达式。
结果，该工具需要的代码行数比等效RTL设计少10倍，其结果代码更易于阅读、理解、测试、调试和验证。该工具还简化了对硬件微架构设计权衡的探索，并使开发人员现有的c++软件实现现在可以与PolarFire FPGA和FPGA soc一起使用。
SmartHLS v2021.2工具支持PolarFire FPGA和FPGA soc以及SmartFusion 2和IGLOO 2 FPGA，该工具可在Microchip网站上获得。它是最近发布的Libero SoC V2021.2设计套件的一部分，也可以作为独立软件使用。
eeNews Europe上的其他文章
