CXL的零延迟数据加密。mem和CXL。缓存协议与Rambus CXL 2.0 PHY集成，实现完整的CXL互连子系统
Rambus推出了计算快速链接(CXL) 2.0和PCI Express (PCIe) 5.0控制器，用于零延迟数据中心加密应用。
CXL2.0和PCIe 5.0控制器集成了IDE (Integrity and Data Encryption)模块，实现对数据流的监控，防止对CXL和PCIe链路的物理攻击。CXL需要极低的延迟来为其目标用例启用负载存储内存体系结构和缓存一致的链接。该控制器具有零延迟IDE，由新收购的PLDA的工程团队开发，在32 GT/s的速度下提供最新的安全性和性能。
Rambus首席运营官Sean Fan表示:“在数据密集型应用中，如处理器和附加AI加速器之间的内存共享，成功地启用CXL模型需要超低延迟的安全性。”通过最近对PLDA的收购，提供零延迟安全的控制器证明了我们加速CXL解决方案开发的能力，也展示了我们提供集成接口和安全IP解决方案的独特地位。”
内置IDE模块，目前在Rambus CXL 2.0和PCIe 5.0控制器中可用，采用256位AES-GCM(高级加密标准，Galois/Counter Mode)对称密钥密码块密码，帮助芯片设计者和安全架构师确保机密性、完整性、以及对通过CXL和PCIe链路的流量进行重放保护。这种安全功能对于包括AI/ML和高性能计算(HPC)在内的数据中心计算应用程序尤其重要。
相关文章
eeNews Europe的其他文章
