与台积电(TSMC)相比，三星代工(Samsung Foundry)在工艺技术方面处于领先地位，该公司使用其gate -全能(GAA)晶体管架构开发了一款3nm芯片。
这需要一套不同于TSMC和Intel使用的FinFET晶体管结构的设计和鉴定工具，所以三星使用了Synopsys的Fusion设计平台。该工艺的物理设计工具包(PDK)于2019年5月发布，工具在去年进行了工艺认证。
该tapout是Synopsys和三星铸造厂之间广泛合作的结果，以加速交付GAA过程的高度优化参考方法。
参考设计流程包括一个集成的、支持金色签名的rtl到gdsii设计流程，以及金色签名的产品。该流程的目标客户是希望在高性能计算(HPC)、5G、移动和先进的人工智能(AI)应用中使用3nm GAA工艺的芯片。
三星电子铸造设计技术团队副总裁Sangyun Kim表示:“三星铸造是推动行业创新下一阶段的核心，我们持续的过程技术演进，以满足专业和广泛市场应用日益增长的需求。”“我们最新、先进的3nm GAA工艺得益于我们与Synopsys的广泛合作，Fusion设计平台的加速准备使3nm工艺的承诺有效实现，这证明了这些关键联盟的重要性和好处。”
三星表示，GAA体系结构改善了静电性能，从而提高了性能，降低了功率，还带来了新的优化机会，这是基于纳米片宽度控制的额外矢量。与完善的电压阈值调谐一起使用，这提供了更多的方法来优化功率、性能或面积(PPA)的设计。
设计流程还包括支持复杂的布局方法和平面图规则，新的路由规则和增加的可变性。该流基于单个数据模型，并使用一个通用的优化架构，而不是组合使用点工具。
Synopsys公司数字设计集团总经理Shankar Krishnamoorthy表示:“GAA晶体管结构标志着工艺技术进步的关键转折点，这对于维持下一波超大规模创新所需的缩放轨迹至关重要。”“我们与三星代工(Samsung Foundry)的战略合作，支持共同交付一流的技术和解决方案，确保这些规模扩大趋势的延续，以及这些提供给更广泛的半导体行业的相关机会。”
Synopsys技术文件可从三星铸造3nm GAA技术流程。
融合设计平台包括Fusion Compiler, IC Compiler II的位置和路径以及用于数字设计的设计编译器RTL-synthesis, PrimeTime timing signoff, StarRC extraction signoff, IC Validator物理signoff和SiliconSmart库表征。
有关3海里的文章
eeNews Europe上的其他文章
